威盛笔试（Asic）,标签：驾照笔试题目,腾讯笔试题目,http://www.77xue.com

　　

2003 Asic部分

　　1．一个四级的Mux，其中第二级信号为关键信号，如何改善timing？

　　2．一个状态机的题目用Verilog实现。

　　3．Asic中的design flow的实现。

　　4．用逻辑门画出D触发器。

　　5．给出某个一般时序电路的图，有Tsetup，Tdelay，Tck?q还有clock的delay，写出决定最大时钟的因素，同时给出表达式。 　　　　6．用C语言实现统计某个cell在某.v文件调用的次数。

　　7．Cache的主要部分。

　
• 上一篇：威盛笔试归来(系统结构工程师)
　

《威盛笔试（Asic）》相关文章

• 威盛笔试（Asic）
• › 威盛笔试（Asic）
• › 威盛笔试归来(系统结构工程师)
• › 威盛笔试归来（题目＋感想）
• › 威盛笔试（EE）
• › 威盛笔试归来(硬件架构设计)
• › 威盛笔试题
• › 2016威盛笔试题目（软件部门）
• › 威盛笔试试题
• 在百度中搜索相关文章：威盛笔试（Asic）
• 在谷歌中搜索相关文章：威盛笔试（Asic）
• 在soso中搜索相关文章：威盛笔试（Asic）
• 在搜狗中搜索相关文章：威盛笔试（Asic）